G
gogochen
Guest
微星B85-G43主板BIOS设置解说(二)
三、OC(超频)
OC(超频)设置包括CPU、内存、集显的频率设置、电压设置,以及CPU和北桥的相关设置。所有的设置项目如下
3-1、当前CPU/DRAM/Ring频率(Current CPU/DRAM/Ring Frequency)
显示当前的CPU/DRAM/Ring总线频率,只读。
3-2、CPU Base Clock (MHz)(CPU基本时钟频率)
设置CPU基本时钟频率,也就是外频。你可以调整这个值来超频。请注意不能担保超频成功和稳定。当处理器支持这项功能才显示。长期使用不建议调节,保持默认100MHz即可。
3-3、Adjust CPU Base Clock Strap(调整CPU基本时钟频率档位)
CPU基本时钟频率档位也就是CPU外频的倍率,设置项有:
默认是Auto。调整该项对CPU外频、核显频率、内存频率产生影响,但在总频率相同情况下CPU外频的高低不会对性能产生影响,常常是为了配合实现更多的内存频率组合而设置,一般用1.0和1.25就可以。
该选项上边的Current CPU Base Clock Strap(当前CPU基频时钟档位)显示的是当前的基频时钟档位。
3-4、CPU Base Clock Apply Mode(CPU基本频率应用模式)
设置已调整的CPU基本频率应用模式。设置项有:
[Auto] 由BIOS自动配置(默认)。
[Next Boot] 重新启动后执行这个调整的频率。重新启动时钟芯片复位一次,增加外频的稳定性。
[Immediate] 立即执行调整的频率。
3-5、CPU PCIE PLL(CPU PCIE锁相环)
选择CPU PCIE总线的锁相环模式。当CPU支持该功能时才出现该选项。设置项有:
[Auto] 由BIOS自动配置(默认)。
[LC PLL] LC PLL可增加BCLK信号稳定性,但BCLK超频幅度会比较小,所以不超外频可以使用LC PLL。
[SB PLL] SB PLL可以是BCLK超频能力增强,所以超外频时可以选SB PLL。
3-6、Filter PLL (滤波器锁相环)
开启/关闭CPU的过滤器锁相环。CPU支持该功能才能显示该项。设置项有:
[Auto] 由BIOS自动配置(默认)。
[Enabled]当BCLK档位设置很高的值,开起该项可以提供范围更广的基本时钟频率。.
[Disabled] 提供常规的基本时钟频率。
开启该项有利于CPU大幅度超频,当超高外频和倍频时可以打开,100外频和45倍频以下可以不打开。
3-7、CPU Ratio Mode(CPU倍频模式)
设置CPU倍频运作模式。设置项有:
[Auto] 由BIOS自动配置(默认)。
[Fixed Mode] 固定CPU倍频。
[Dynamic Mode] 根据CPU负载动态的改变CPU倍频。
3-8、Adjust CPU Ratio(调整CPU倍频)
设置决定CPU速度的倍频,该项仅当CPU支持超倍频的时候才可以超。设置的时候直接键入倍频数值。如下图键入25。
该项下面显示的Adjusted CPU Frequency,是已经调整完成的CPU频率。
3-9、EIST(智能降频)
开启/关闭EIST(默认开启)。EIST全称是Enhanced Intel SpeedStep Technology,也就是智能降频技术,它能够根据不同的系统工作量自动调节处理器的电压和频率,以减少耗电量和发热量。
3-9-1、Intel Turbo Boost(英特尔睿频技术)
开启/关闭Intel Turbo Boost(默认开启)。该项仅当CPU支持Turbo Boost的时候才可以显示该项。Turbo Boost是自动超频技术,当系统要求更高的性能状态时,CPU会自动提高倍频(Boost范围内的倍频)。
3-10、Enhanced Turbo(增强Turbo)
开启/关闭增强Turbo功能。增强Turbo可以增加所有CPU核心的性能。
设置项有
[Auto] 由BIOS自动配置。
[Enabled]所有CPU核心都增加到最大倍率。
[Disabled] 关闭该功能。
3-11、Adjust Ring Ratio(调整环倍率)
这个Ring Ratio直译是环倍率。其实就是CPU核心以外的,比如Cache(缓存)的倍率。可以直接输入倍率数值,而且可以超过CPU核心的倍率,不影响内存频率。
如上例,CPU核心是35倍,Ring Ratio设置为38倍,内存频率还是1600。
该选项下面的Adjusted Ring Frequency是显示已经调整的Ring频率。
3-12、Adjust GT Ratio(调整GT倍率)
设置集成显卡的倍率。可以直接输入倍率数值,有效数值取决于使用的CPU。
该选项下面的Adjusted GT Frequency是显示已经调整的GT频率。
3-13、DRAM Reference Clock(DRAM参考时钟)
设置内存的参考时钟频率。设置参数如下
默认Auto,200MHz/266MHz。
3-14、内存频率
设置内存频率。从频率的下拉菜单选择。注意:内存超频不一定保证成功。
该选项下面的Adjusted DRAM Frequency是显示已经调整的内存频率。
3-15、扩展内存预设技术(X.M.P)
开启/关闭扩展内存预设技术(X.M.P),默认是关闭。
扩展内存预设技术(X.M.P)是Intel提出来的一种内存频率预设技术,常用于内存超频。当你使用的内存条支持XMP技术,BIOS的这项设置就是可以设置的,否则是灰色不可设置的。
3-16、DRAM时序模式(DRAM Timing Mode)
设置内存时序模式,设置项如下:
[Auto] DRAM时序取决于使用的内存条的SPD。
[Link] 允许用户对所有通道的内存手动配置DRAM时序。
[UnLink] 允许用户对各个通道的内存分别手动配置DRAM时序。
3-17、高级内存配置(Advanced DRAM Configuration)
DRAM时序模式设置为Link或者UnLink时,高级内存配置变成可以设置的,而且点击后进入二级菜单。如果DRAM时序模式是Link,高级内存配置是双通道一次设置,如果是UnLink,就要二个通道分别设置。高级内存配置分常规时序配置,高级时序配置和延迟时序配置等三部分。
3-17-1、常规时序配置:
上列内存参数设置,左侧是参数名称,中间是默认值,右侧是设置项(Auto,就是按SPD的默认设置),要修改设置,请直接输入数值。
CR(Command Rate,DRAM Command Mode):首命令延迟,也就是我们平时说的 1T/2T模式。是指从选定bank之后到可以发出行地址激活命令所经过的时间。CR可能对性能的影响有比较大的变数:如果 CPU所需要的数据都在内存的一个行地址上,就不需要进行重复多次的bank选择,CR的影响就很小;但是如果一个rank中 同时多个bank要激活行地址,或者不同的 rank中不同bank需要同时激活的时候,CR对性能的影响就会提升。但是随着内 存频率的提升,CR=1T/2T的时间差越短,它的影响就会越来越小,这就是我们看到DDR1的时候1T/2T对性能影响挺大,但 是到了DDR3影响就很小的其中一个原因。但是为了性能最大化,我们尽量把CR设为1T,但是如果bank数很多的时候,例 如插满四条内存,就有32个bank,bank选择随机性增大,1T的首命令时间可能会不稳定。
tCL(CAS Latency):CAS延迟。CAS即Column Address Strobe,列地址信号,它定义了在读取命令发出后到数据读出到IO接口的间隔时间。由于CAS在几乎所有的内存读取操作中都会生效(除非是读取到同一行地址中连续的数据,4bit颗粒直接读取间隔3个地址,8bit颗粒直接读取间隔7个地址,这时候CAS不生效),因此它是对内存读取性能 影响最强的。
已知CL时钟周期值CAS,我们可以使用以下公式来计算实际延迟时间tCAS:
tCAS(ns)=(CAS*2000)/内存等效频率
例如,DDR3-1333 CL9内存实际CAS延迟时间=(9*2000)/1333=13.50 ns
或者反过来算,假如已知你的内存可以在7.5ns延迟下稳定工作,并且你想要DDR3-2000的频率,那么你可以把 CL值设为8T(实际上8ns,大于7.5ns即可),如果你想要DDR3-1600的频率,那么你的CL值可以设到6T(实际7.5ns)。
这个公式对于所有用时钟周期表示延迟的内存时序都可以用。
说到这个公式,顺便说说大家对频率和时序的纠结问题。首先来回顾一下DDR一代到三代的一些典型的JEDEC规范,并按照上边那个公式算一下它的CL延迟时间:
DDR-400 3-3-3-8:(3*2000)/400=15 ns
DDR2-800 6-6-6-18:(6*2000)/800=15 ns
DDR3-1333 9-9-9-24:刚才算了是13.5 ns
再来看看每一代的超频内存的最佳表现(平民级,非世界纪录):
DDR1 Winbond BH-5 DDR-500 CL1.5:(1.5*2000)/500=6 ns
DDR2 Micron D9GMH DDR2-1400 CL4:(4*2000)/1400=5.71 ns
DDR3 PSC A3G-A DDR3-2133 CL6:(6*2000)/2133=5.63 ns
可以看到不管是哪一代内存,随着频率提升,CL周期也同步提升,但是最后算出来的CL延迟时间却差不多。那么到了DDR4,JEDEC规范频率达到DDR4-4266,如果按照差不多的延迟,那么按照13ns多一些来算,那么CL值将达到 28T!如果按照我们的极限超频延迟来算,DDR4-4266下的延迟也将达到12T。所以到了下一代DDR4,两位数的时钟周期将不可避免。
所以,不要再去想什么DDR3的频率,DDR2的时序,在频宽严重过剩,IMC成为瓶颈的今天,它对性能没太多的提升。
tRCD(RAS to CAS Delay):RAS的含义与CAS类似,就是行(Row)地址信号。 它定义的是在内存的一个rank(内存的一面)之中,行地址激活(Active)命令发出之后,内存对行地址的操作所需要的时间。每一个内存cell就是一个可存储数据的地址,每个地址都有对应的行号和列号,每一行包含1024个列地址,当某一行地址被激活后,多个CAS请求会被发送以进行读写操作。简单的说,已知行地址位置,在这一行中找到相应的列地址,就可以 完成寻址,进行读写操作,从已知行地址到找到列地址过去的时间就是 tRCD。当内存中某一行地址被激活时,我们称它为 “open page”。在同一时刻,同一个rank可以打开8个行地址(8个bank,也就是8个颗粒各一个)。下图 显示一个行地址激活命令发出,到寻找列地址并发出读取指令,中间间隔的时间就是tRCD。tRCD值由于是最关键的寻址时间,它对内存最大频率影响最大,一般想要上高频,在加电压和放宽CL值不奏效的时候,我们都要放宽这个延迟。
JEDEC规范中,它是排在第二的参数,降低此延时,可以提高系统性能,如果该值设置太低,同样会导致系统不稳定。参数范围4-15T。
tRP(Row precharge Delay):RAS预充电时间。它定义的是前一个行地址操作完成并在行地址关闭(page close)命令发出之后,准备对同一个bank中下一个行地址进行操作,tRP就是下一个行地址激活信号发出前对其进行的预充电时间。由于在行地址关闭命令发出之前,一个rank中的多个行地址可能正在被读写,tRP对内存性能影响不如CL和tRCD。虽然tRP的影响会随着多个行地址激活与关闭信号频繁操作一个bank而加大,但是它的影响会被bank interleaving(bank交叉操作)和command scheduling(命令调配)所削弱。交叉读写会交替使用不同的bank 进行读写,减少对一个bank的操作频率;命令调配则是由CPU多线程访问不同的内存地址,同样是减少对一个bank的频繁操作次数。例如SNB CPU的内存控制器可以对读写操作命令进行有效地重新分配,以使得行地址激活命中率最大化(如果重复激活一个已经处于激活状态的行地址,那就是RAS激活命令未命中),所以tRP在SNB平台对性能的影响不大,并且放宽它有可能可以帮助提升稳定性。
参数范围4-15T。JEDEC规范中,它是排在第三的参数。
tRAS(Row active Strobe):行地址激活的时间。它其实就是从一个行地址预充电之后,从激活到寻址再到读取完成所经过的整个时间,也就是tRCD+tCL的意思。这个操作并不会频繁发生,只有在空闲的内存新建数据的时候才会使用它。太紧的tRAS值,有可能会导致数据丢失或不完整,太宽的值则会影响内存性能,尤其是在内存使用量增加的时候。所以一般为了稳定性,我们设置tRAS≥tRTP+tRCD+CL即可。
参数范围10-40T。JEDEC规范中,它是排在第四的参数。
tRFC(Refresh Cycle Time):行地址刷新周期,定义了一个bank中行地址刷新所需要的时间。重提一下刷新的含义,由于cell中电容的电荷在MOSFET关闭之后一段时间就会失去,为了维持数据,每隔很短一段时间就需要重新充电。这里多提一句,Intel平台和AMD平台对tRFC的含义不一样,AMD平台的tRFC是DRAM刷新延迟时间,单位是ns,通常有90/110/160/300几个值可以调整,也就是说它的tRFC时钟周期会随着频率的提升 而提升;而Intel平台的单位则直接是时钟周期,相反地延迟时间会随着频率的提升而降低。容量大的bank行地址和cell会更多,刷新时间也更长,因此tRFC也要更高。另外,tRFC如果太快会导致数据出错,太慢则影响性能,但可以增加稳定性。
tRFC值越小越好,它比tRC的值要稍高一些。参数范围48-200T。
tREFI(DRAM Refresh Interval):内存刷新时间间隔,也就是内存的刷新命令生效前要经 过的时间。刷新的时间间隔一般取决于内存颗粒的容量(density),容量越大,就越需要频繁刷新,tREFI值就要越低。另 外 tREFI的时间也会受到内存工作温度与内存电压(Vdimm)影响,因为温度越高电容漏电越快。一般在AMD主板的BIOS 里,这个值只有3.9us和 7.8us可选,而在SNB平台,则是按时钟周期算,例如DDR3-1333下默认值为5199T,换算过来就 是 2000/1333x5199=7800ns,也就是7.8us。一般DRAM颗粒的spec中都是规定工作温度大于85度时采用3.9us。
tWR(Timing of Write Recovery):内存写入恢复时间,它定义了内存从写入命令发出 (从开始写入算起)到下一次预充电间隔的时间,也就是tRP的前一个操作。如果这个时间设得太短,可能会导致前一次写入未完成就开始下一次预充电,进行寻址,那么前一次写入的数据就会不完整,造成丢数据的情况。这个周期也是第二时序中比较长的,DDR3-2000一般需要10-14个周期,甚至更高。
过低的tWR虽然提高了系统性能,但可能导致数据还未被正确写入到内存单元中,就发生了预充电操作,会导致数据的丢失及损坏。参数范围5-32T。
tWTR(Write to Read Delay):内存写-读延迟,它定义的是内存写入命令发出后到下一个读取命令之间的时间间隔,最小为4T,与tRTP类似,提升内存的频率或者容量提升时,这个值需要提高。参数范围4-15T。
tRRD(RAS to RAS Delay):行地址间延迟,定义的是同一rank不同bank间两个 连续激活命令的最短延迟,在DDR3时代一般最小是4T。它的作用和CR有点像,不过比CR更多的时候对性能有较大的影响 ,所以这个时序可尽量缩小。参数范围4-15T。
tRTP(DRAM READ to PRE Time):与tWR类似,定义了同一rank上内存从读取命 令发出到tRP之前的间隔时间,但是它在读取完成并且行地址关闭之后才会生效。单颗128MB的内存颗粒可以在DDR3- 2000下运行在4到6个时钟周期,如果bank容量增大时,这个时序有可能要放宽。参数范围4-5T。
tFAW(Four Activate Window):FAW是Four Bank Activate Window的缩写,4个Bank激活窗口。它定义了同一rank中允许同时发送大于四个行激活命令的间隔时间,因此最小值应该不小于tRRD的四倍。在DDR3上,tRRD的最小值是4T,因此tFAW的最小值就是16T。这个tFAW由于是在一个rank中大于四个bank同时激活之后才生效,因此在内存不是很繁忙的时候,它对性能的影响并不是很大。但是对一些频繁读写内存的操作(例如SuperPI 32M),tFAW对性能的影响可能会加大。由于现在内存用满的几率非常非常小,两根双面的内存更是有4个rank,配合上interleaving,一个rank中同时激活大于四个bank的几率应该不大 ,所以通常我们把它设为tRRD的四倍应该就不会出问题。
tWCL(Write CAS# Latency):写CAS#延迟。SDRAM内存是随机访问的,这意味着内存控制器可以把数据写入任意的物理地址,大多数情况下,数据通常写入距离当前列地址最近的页面。tWCL表示写入的延迟,除了DDRII,一般可以设为1T,这个参数和大家熟悉的tCL(CAS-Latency)是相对的,tCL表示读的延迟。该参数主要影响稳定性。参数范围5-15T。
tCKE(Clock Enable):CKE是时钟有效信号,在这里这个参数叫做CKE Minimum Plus Width,就是CKE最小脉冲宽度。
3-17-2、高级时序配置
高级时序配置包括读-读,写-写,写-读,读-写四种操作的时间。这四种操作可以在所有DIMM槽的Rank之间进行,也可以在不同的DIMM槽的Rank之间进行,还可以在同一DIMM槽的Rank之间进行。因此衍生出12个高级时序设置。
tRDRD(Timing of Read to Read):读到读时间。这是在不同的内存芯片或DIMM槽之间,第一个虚拟CAS读突发操作到跟着的一个读突发操作的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tRDRDDR(Timing of Read to Read Different Rank):这个参数的含义是读取不同RANK的读到读时间(包括了所有DIMM)。参数范围1-6T。
tRDRDDD(Timing of Read to Read Different Rank,same DIMM):这个参数的含义是在同一个DIMM(就是同一条内存)内,读取不同RANK的读到读时间。参数范围1-6T。
tWRWR(Timing of Write to Write):写到写时间。这是从第一个虚拟CAS写突发操作的最后一个周期到跟着的一个写突发操作(这个改变是终端器允许的)的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tWRWRDR(Timing of Write to write Different Rank):这个参数的含义是写不同RANK的写到写时间(包括了所有DIMM)。参数范围1-6T。
tWRWRDD(Timing of Write to Write Different Rank,same DIMM):这个参数的含义是在同一内存条上写不同RANK的写到写时间。参数范围1-6T。
tWRRD(Timing of Write to Read):写到读时间。这是在不同的内存芯片或DIMM槽之间,第一个虚拟CAS写突发操作到跟着的一个读突发操作的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tWRRDDR(Timing of Write to Read Different Rank):这个参数的含义是写和读不同RANK的写到读时间(包括了所有DIMM)。参数范围1-6T。
tWRRDDD(Timing of Write to Read Different Rank,same DIMM):这个参数的含义是在同一内存条上写和读不同RANK的写到读时间。参数范围1-6T。
tRDWR (Timing of Read to Write):读到写时间。这是在不同的内存芯片或DIMM槽之间,第一个虚拟CAS读突发操作到跟着的一个写突发操作的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tRDWRDR(Timing of Read to Write Different Rank):这个参数的含义是读和写不同RANK的读到写时间(包括了所有DIMM)。参数范围1-6T。
tRDWRDD(Timing of Read to Write Different Rank,same DIMM):这个参数的含义是在同一内存条上读和写不同RANK的读到写时间。参数范围1-6T。
3-17-3、延迟配置:
tIOL:IOL=IO Latency,就是内存的IO延迟。
tRTL:RTL=Round Trip Latency,就是往返(双程)延迟。
CH1/CH2:通道1/通道2,双通道内存控制器支持2个通道。
D0/D1:DIMM0(内存插槽0)/DIMM1(内存槽1),一个通道支持2个内存槽。
R0/R1:Rank0/Rank1,Rank是内存条的位宽,64位位宽是1个Rank(Rank0),128位是2个Rank(Rank0和Rank1)。所以Rank也可以翻译成“排”,一个“排”是64位。
上面的延迟配置就是针对一个通道的一个DIMM槽的一个“排(Rank)”的IO延迟和RT延迟。
有关Rank(排)和Bank(库)的概念解释如下:
CPU与内存之间的数据接口位宽是64bit,也就意味着CPU在一个时钟周期内会向内存发送或从内存读取64bit的数据。可是,单个内存颗粒的位宽仅有4bit、8bit或16bit,个别也有32bit的。因此,必须把多个颗粒并联起来,组成一个位宽为64bit的数据集合,才可以和CPU互连。内存条生产商把64bit集合称为一个物理BANK(Physical BANK),简写为P-BANK。为了和逻辑BANK相区分,也经常把P-BANK称为RANK或Physical RANK,把L-BANK则简称为BANK。
如果每个内存颗粒的位宽是8bit,应该由8个颗粒并联起来,组成一个RANK(64bit);同理,如果颗粒的位宽是16bit,应该由4个颗粒组成一个Rank。
由此可知:Rank其实就是一组内存颗粒位宽的集合。具体说,当颗粒位宽×颗粒数=64bits时,这个内存条就是有一个Rank。
为了保证和CPU的沟通,一个内存条至少要有一个Rank。
内存条的“(面Side)”和“排Rank”
“面(Side)”是指内存条PCB的2个面,颗粒可以焊接在其中一面,或者二面。每一面可以焊接8颗颗粒。
“排Rank”是颗粒位宽的集合,一个Rank是64位位宽。
所以“(面Side)”和“排Rank”是2个不同的概念。
内存条的面(Side)和排(Rank)有什么关系?
下面是常见内存条的结构
从上表可以看到,双面内存一般是2Rank,单面的有1Rank,也有2Rank,2Rank的是8颗16位宽的颗粒。
3-18、DRAM Training Configuration(DRAM训练配置)
这是一个二级菜单,回车后进入子菜单。子菜单有26项DRAM训练设置。这些项目的设置都是3个选项自动/禁止/允许,默认是自动。如果随意改变这些项目的设置,可能导致系统不稳定或者不能开机,出现这种情况要通过跳线(或按钮)清CMOS恢复默认设置。
这26项就不做详细的说明了。
3-19、Memory Fast Boot(内存快速启动)
开启/关闭内存每次启动的初始化和训练。设置项有:
[Auto] 依据BIOS自动配置。
[Enabled] 内存将完成第一次初始化和第一次训练,之后按系统启动时序启动就不再初始化和训练。
[Disabled] 每次启动都初始化和训练。
三、OC(超频)
OC(超频)设置包括CPU、内存、集显的频率设置、电压设置,以及CPU和北桥的相关设置。所有的设置项目如下
3-1、当前CPU/DRAM/Ring频率(Current CPU/DRAM/Ring Frequency)
显示当前的CPU/DRAM/Ring总线频率,只读。
3-2、CPU Base Clock (MHz)(CPU基本时钟频率)
设置CPU基本时钟频率,也就是外频。你可以调整这个值来超频。请注意不能担保超频成功和稳定。当处理器支持这项功能才显示。长期使用不建议调节,保持默认100MHz即可。
3-3、Adjust CPU Base Clock Strap(调整CPU基本时钟频率档位)
CPU基本时钟频率档位也就是CPU外频的倍率,设置项有:
默认是Auto。调整该项对CPU外频、核显频率、内存频率产生影响,但在总频率相同情况下CPU外频的高低不会对性能产生影响,常常是为了配合实现更多的内存频率组合而设置,一般用1.0和1.25就可以。
该选项上边的Current CPU Base Clock Strap(当前CPU基频时钟档位)显示的是当前的基频时钟档位。
3-4、CPU Base Clock Apply Mode(CPU基本频率应用模式)
设置已调整的CPU基本频率应用模式。设置项有:
[Auto] 由BIOS自动配置(默认)。
[Next Boot] 重新启动后执行这个调整的频率。重新启动时钟芯片复位一次,增加外频的稳定性。
[Immediate] 立即执行调整的频率。
3-5、CPU PCIE PLL(CPU PCIE锁相环)
选择CPU PCIE总线的锁相环模式。当CPU支持该功能时才出现该选项。设置项有:
[Auto] 由BIOS自动配置(默认)。
[LC PLL] LC PLL可增加BCLK信号稳定性,但BCLK超频幅度会比较小,所以不超外频可以使用LC PLL。
[SB PLL] SB PLL可以是BCLK超频能力增强,所以超外频时可以选SB PLL。
3-6、Filter PLL (滤波器锁相环)
开启/关闭CPU的过滤器锁相环。CPU支持该功能才能显示该项。设置项有:
[Auto] 由BIOS自动配置(默认)。
[Enabled]当BCLK档位设置很高的值,开起该项可以提供范围更广的基本时钟频率。.
[Disabled] 提供常规的基本时钟频率。
开启该项有利于CPU大幅度超频,当超高外频和倍频时可以打开,100外频和45倍频以下可以不打开。
3-7、CPU Ratio Mode(CPU倍频模式)
设置CPU倍频运作模式。设置项有:
[Auto] 由BIOS自动配置(默认)。
[Fixed Mode] 固定CPU倍频。
[Dynamic Mode] 根据CPU负载动态的改变CPU倍频。
3-8、Adjust CPU Ratio(调整CPU倍频)
设置决定CPU速度的倍频,该项仅当CPU支持超倍频的时候才可以超。设置的时候直接键入倍频数值。如下图键入25。
该项下面显示的Adjusted CPU Frequency,是已经调整完成的CPU频率。
3-9、EIST(智能降频)
开启/关闭EIST(默认开启)。EIST全称是Enhanced Intel SpeedStep Technology,也就是智能降频技术,它能够根据不同的系统工作量自动调节处理器的电压和频率,以减少耗电量和发热量。
3-9-1、Intel Turbo Boost(英特尔睿频技术)
开启/关闭Intel Turbo Boost(默认开启)。该项仅当CPU支持Turbo Boost的时候才可以显示该项。Turbo Boost是自动超频技术,当系统要求更高的性能状态时,CPU会自动提高倍频(Boost范围内的倍频)。
3-10、Enhanced Turbo(增强Turbo)
开启/关闭增强Turbo功能。增强Turbo可以增加所有CPU核心的性能。
设置项有
[Auto] 由BIOS自动配置。
[Enabled]所有CPU核心都增加到最大倍率。
[Disabled] 关闭该功能。
3-11、Adjust Ring Ratio(调整环倍率)
这个Ring Ratio直译是环倍率。其实就是CPU核心以外的,比如Cache(缓存)的倍率。可以直接输入倍率数值,而且可以超过CPU核心的倍率,不影响内存频率。
如上例,CPU核心是35倍,Ring Ratio设置为38倍,内存频率还是1600。
该选项下面的Adjusted Ring Frequency是显示已经调整的Ring频率。
3-12、Adjust GT Ratio(调整GT倍率)
设置集成显卡的倍率。可以直接输入倍率数值,有效数值取决于使用的CPU。
该选项下面的Adjusted GT Frequency是显示已经调整的GT频率。
3-13、DRAM Reference Clock(DRAM参考时钟)
设置内存的参考时钟频率。设置参数如下
默认Auto,200MHz/266MHz。
3-14、内存频率
设置内存频率。从频率的下拉菜单选择。注意:内存超频不一定保证成功。
该选项下面的Adjusted DRAM Frequency是显示已经调整的内存频率。
3-15、扩展内存预设技术(X.M.P)
开启/关闭扩展内存预设技术(X.M.P),默认是关闭。
扩展内存预设技术(X.M.P)是Intel提出来的一种内存频率预设技术,常用于内存超频。当你使用的内存条支持XMP技术,BIOS的这项设置就是可以设置的,否则是灰色不可设置的。
3-16、DRAM时序模式(DRAM Timing Mode)
设置内存时序模式,设置项如下:
[Auto] DRAM时序取决于使用的内存条的SPD。
[Link] 允许用户对所有通道的内存手动配置DRAM时序。
[UnLink] 允许用户对各个通道的内存分别手动配置DRAM时序。
3-17、高级内存配置(Advanced DRAM Configuration)
DRAM时序模式设置为Link或者UnLink时,高级内存配置变成可以设置的,而且点击后进入二级菜单。如果DRAM时序模式是Link,高级内存配置是双通道一次设置,如果是UnLink,就要二个通道分别设置。高级内存配置分常规时序配置,高级时序配置和延迟时序配置等三部分。
3-17-1、常规时序配置:
上列内存参数设置,左侧是参数名称,中间是默认值,右侧是设置项(Auto,就是按SPD的默认设置),要修改设置,请直接输入数值。
CR(Command Rate,DRAM Command Mode):首命令延迟,也就是我们平时说的 1T/2T模式。是指从选定bank之后到可以发出行地址激活命令所经过的时间。CR可能对性能的影响有比较大的变数:如果 CPU所需要的数据都在内存的一个行地址上,就不需要进行重复多次的bank选择,CR的影响就很小;但是如果一个rank中 同时多个bank要激活行地址,或者不同的 rank中不同bank需要同时激活的时候,CR对性能的影响就会提升。但是随着内 存频率的提升,CR=1T/2T的时间差越短,它的影响就会越来越小,这就是我们看到DDR1的时候1T/2T对性能影响挺大,但 是到了DDR3影响就很小的其中一个原因。但是为了性能最大化,我们尽量把CR设为1T,但是如果bank数很多的时候,例 如插满四条内存,就有32个bank,bank选择随机性增大,1T的首命令时间可能会不稳定。
tCL(CAS Latency):CAS延迟。CAS即Column Address Strobe,列地址信号,它定义了在读取命令发出后到数据读出到IO接口的间隔时间。由于CAS在几乎所有的内存读取操作中都会生效(除非是读取到同一行地址中连续的数据,4bit颗粒直接读取间隔3个地址,8bit颗粒直接读取间隔7个地址,这时候CAS不生效),因此它是对内存读取性能 影响最强的。
已知CL时钟周期值CAS,我们可以使用以下公式来计算实际延迟时间tCAS:
tCAS(ns)=(CAS*2000)/内存等效频率
例如,DDR3-1333 CL9内存实际CAS延迟时间=(9*2000)/1333=13.50 ns
或者反过来算,假如已知你的内存可以在7.5ns延迟下稳定工作,并且你想要DDR3-2000的频率,那么你可以把 CL值设为8T(实际上8ns,大于7.5ns即可),如果你想要DDR3-1600的频率,那么你的CL值可以设到6T(实际7.5ns)。
这个公式对于所有用时钟周期表示延迟的内存时序都可以用。
说到这个公式,顺便说说大家对频率和时序的纠结问题。首先来回顾一下DDR一代到三代的一些典型的JEDEC规范,并按照上边那个公式算一下它的CL延迟时间:
DDR-400 3-3-3-8:(3*2000)/400=15 ns
DDR2-800 6-6-6-18:(6*2000)/800=15 ns
DDR3-1333 9-9-9-24:刚才算了是13.5 ns
再来看看每一代的超频内存的最佳表现(平民级,非世界纪录):
DDR1 Winbond BH-5 DDR-500 CL1.5:(1.5*2000)/500=6 ns
DDR2 Micron D9GMH DDR2-1400 CL4:(4*2000)/1400=5.71 ns
DDR3 PSC A3G-A DDR3-2133 CL6:(6*2000)/2133=5.63 ns
可以看到不管是哪一代内存,随着频率提升,CL周期也同步提升,但是最后算出来的CL延迟时间却差不多。那么到了DDR4,JEDEC规范频率达到DDR4-4266,如果按照差不多的延迟,那么按照13ns多一些来算,那么CL值将达到 28T!如果按照我们的极限超频延迟来算,DDR4-4266下的延迟也将达到12T。所以到了下一代DDR4,两位数的时钟周期将不可避免。
所以,不要再去想什么DDR3的频率,DDR2的时序,在频宽严重过剩,IMC成为瓶颈的今天,它对性能没太多的提升。
tRCD(RAS to CAS Delay):RAS的含义与CAS类似,就是行(Row)地址信号。 它定义的是在内存的一个rank(内存的一面)之中,行地址激活(Active)命令发出之后,内存对行地址的操作所需要的时间。每一个内存cell就是一个可存储数据的地址,每个地址都有对应的行号和列号,每一行包含1024个列地址,当某一行地址被激活后,多个CAS请求会被发送以进行读写操作。简单的说,已知行地址位置,在这一行中找到相应的列地址,就可以 完成寻址,进行读写操作,从已知行地址到找到列地址过去的时间就是 tRCD。当内存中某一行地址被激活时,我们称它为 “open page”。在同一时刻,同一个rank可以打开8个行地址(8个bank,也就是8个颗粒各一个)。下图 显示一个行地址激活命令发出,到寻找列地址并发出读取指令,中间间隔的时间就是tRCD。tRCD值由于是最关键的寻址时间,它对内存最大频率影响最大,一般想要上高频,在加电压和放宽CL值不奏效的时候,我们都要放宽这个延迟。
JEDEC规范中,它是排在第二的参数,降低此延时,可以提高系统性能,如果该值设置太低,同样会导致系统不稳定。参数范围4-15T。
tRP(Row precharge Delay):RAS预充电时间。它定义的是前一个行地址操作完成并在行地址关闭(page close)命令发出之后,准备对同一个bank中下一个行地址进行操作,tRP就是下一个行地址激活信号发出前对其进行的预充电时间。由于在行地址关闭命令发出之前,一个rank中的多个行地址可能正在被读写,tRP对内存性能影响不如CL和tRCD。虽然tRP的影响会随着多个行地址激活与关闭信号频繁操作一个bank而加大,但是它的影响会被bank interleaving(bank交叉操作)和command scheduling(命令调配)所削弱。交叉读写会交替使用不同的bank 进行读写,减少对一个bank的操作频率;命令调配则是由CPU多线程访问不同的内存地址,同样是减少对一个bank的频繁操作次数。例如SNB CPU的内存控制器可以对读写操作命令进行有效地重新分配,以使得行地址激活命中率最大化(如果重复激活一个已经处于激活状态的行地址,那就是RAS激活命令未命中),所以tRP在SNB平台对性能的影响不大,并且放宽它有可能可以帮助提升稳定性。
参数范围4-15T。JEDEC规范中,它是排在第三的参数。
tRAS(Row active Strobe):行地址激活的时间。它其实就是从一个行地址预充电之后,从激活到寻址再到读取完成所经过的整个时间,也就是tRCD+tCL的意思。这个操作并不会频繁发生,只有在空闲的内存新建数据的时候才会使用它。太紧的tRAS值,有可能会导致数据丢失或不完整,太宽的值则会影响内存性能,尤其是在内存使用量增加的时候。所以一般为了稳定性,我们设置tRAS≥tRTP+tRCD+CL即可。
参数范围10-40T。JEDEC规范中,它是排在第四的参数。
tRFC(Refresh Cycle Time):行地址刷新周期,定义了一个bank中行地址刷新所需要的时间。重提一下刷新的含义,由于cell中电容的电荷在MOSFET关闭之后一段时间就会失去,为了维持数据,每隔很短一段时间就需要重新充电。这里多提一句,Intel平台和AMD平台对tRFC的含义不一样,AMD平台的tRFC是DRAM刷新延迟时间,单位是ns,通常有90/110/160/300几个值可以调整,也就是说它的tRFC时钟周期会随着频率的提升 而提升;而Intel平台的单位则直接是时钟周期,相反地延迟时间会随着频率的提升而降低。容量大的bank行地址和cell会更多,刷新时间也更长,因此tRFC也要更高。另外,tRFC如果太快会导致数据出错,太慢则影响性能,但可以增加稳定性。
tRFC值越小越好,它比tRC的值要稍高一些。参数范围48-200T。
tREFI(DRAM Refresh Interval):内存刷新时间间隔,也就是内存的刷新命令生效前要经 过的时间。刷新的时间间隔一般取决于内存颗粒的容量(density),容量越大,就越需要频繁刷新,tREFI值就要越低。另 外 tREFI的时间也会受到内存工作温度与内存电压(Vdimm)影响,因为温度越高电容漏电越快。一般在AMD主板的BIOS 里,这个值只有3.9us和 7.8us可选,而在SNB平台,则是按时钟周期算,例如DDR3-1333下默认值为5199T,换算过来就 是 2000/1333x5199=7800ns,也就是7.8us。一般DRAM颗粒的spec中都是规定工作温度大于85度时采用3.9us。
tWR(Timing of Write Recovery):内存写入恢复时间,它定义了内存从写入命令发出 (从开始写入算起)到下一次预充电间隔的时间,也就是tRP的前一个操作。如果这个时间设得太短,可能会导致前一次写入未完成就开始下一次预充电,进行寻址,那么前一次写入的数据就会不完整,造成丢数据的情况。这个周期也是第二时序中比较长的,DDR3-2000一般需要10-14个周期,甚至更高。
过低的tWR虽然提高了系统性能,但可能导致数据还未被正确写入到内存单元中,就发生了预充电操作,会导致数据的丢失及损坏。参数范围5-32T。
tWTR(Write to Read Delay):内存写-读延迟,它定义的是内存写入命令发出后到下一个读取命令之间的时间间隔,最小为4T,与tRTP类似,提升内存的频率或者容量提升时,这个值需要提高。参数范围4-15T。
tRRD(RAS to RAS Delay):行地址间延迟,定义的是同一rank不同bank间两个 连续激活命令的最短延迟,在DDR3时代一般最小是4T。它的作用和CR有点像,不过比CR更多的时候对性能有较大的影响 ,所以这个时序可尽量缩小。参数范围4-15T。
tRTP(DRAM READ to PRE Time):与tWR类似,定义了同一rank上内存从读取命 令发出到tRP之前的间隔时间,但是它在读取完成并且行地址关闭之后才会生效。单颗128MB的内存颗粒可以在DDR3- 2000下运行在4到6个时钟周期,如果bank容量增大时,这个时序有可能要放宽。参数范围4-5T。
tFAW(Four Activate Window):FAW是Four Bank Activate Window的缩写,4个Bank激活窗口。它定义了同一rank中允许同时发送大于四个行激活命令的间隔时间,因此最小值应该不小于tRRD的四倍。在DDR3上,tRRD的最小值是4T,因此tFAW的最小值就是16T。这个tFAW由于是在一个rank中大于四个bank同时激活之后才生效,因此在内存不是很繁忙的时候,它对性能的影响并不是很大。但是对一些频繁读写内存的操作(例如SuperPI 32M),tFAW对性能的影响可能会加大。由于现在内存用满的几率非常非常小,两根双面的内存更是有4个rank,配合上interleaving,一个rank中同时激活大于四个bank的几率应该不大 ,所以通常我们把它设为tRRD的四倍应该就不会出问题。
tWCL(Write CAS# Latency):写CAS#延迟。SDRAM内存是随机访问的,这意味着内存控制器可以把数据写入任意的物理地址,大多数情况下,数据通常写入距离当前列地址最近的页面。tWCL表示写入的延迟,除了DDRII,一般可以设为1T,这个参数和大家熟悉的tCL(CAS-Latency)是相对的,tCL表示读的延迟。该参数主要影响稳定性。参数范围5-15T。
tCKE(Clock Enable):CKE是时钟有效信号,在这里这个参数叫做CKE Minimum Plus Width,就是CKE最小脉冲宽度。
3-17-2、高级时序配置
高级时序配置包括读-读,写-写,写-读,读-写四种操作的时间。这四种操作可以在所有DIMM槽的Rank之间进行,也可以在不同的DIMM槽的Rank之间进行,还可以在同一DIMM槽的Rank之间进行。因此衍生出12个高级时序设置。
tRDRD(Timing of Read to Read):读到读时间。这是在不同的内存芯片或DIMM槽之间,第一个虚拟CAS读突发操作到跟着的一个读突发操作的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tRDRDDR(Timing of Read to Read Different Rank):这个参数的含义是读取不同RANK的读到读时间(包括了所有DIMM)。参数范围1-6T。
tRDRDDD(Timing of Read to Read Different Rank,same DIMM):这个参数的含义是在同一个DIMM(就是同一条内存)内,读取不同RANK的读到读时间。参数范围1-6T。
tWRWR(Timing of Write to Write):写到写时间。这是从第一个虚拟CAS写突发操作的最后一个周期到跟着的一个写突发操作(这个改变是终端器允许的)的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tWRWRDR(Timing of Write to write Different Rank):这个参数的含义是写不同RANK的写到写时间(包括了所有DIMM)。参数范围1-6T。
tWRWRDD(Timing of Write to Write Different Rank,same DIMM):这个参数的含义是在同一内存条上写不同RANK的写到写时间。参数范围1-6T。
tWRRD(Timing of Write to Read):写到读时间。这是在不同的内存芯片或DIMM槽之间,第一个虚拟CAS写突发操作到跟着的一个读突发操作的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tWRRDDR(Timing of Write to Read Different Rank):这个参数的含义是写和读不同RANK的写到读时间(包括了所有DIMM)。参数范围1-6T。
tWRRDDD(Timing of Write to Read Different Rank,same DIMM):这个参数的含义是在同一内存条上写和读不同RANK的写到读时间。参数范围1-6T。
tRDWR (Timing of Read to Write):读到写时间。这是在不同的内存芯片或DIMM槽之间,第一个虚拟CAS读突发操作到跟着的一个写突发操作的最小周期时间。这个参数也是越小越好,但太小也会不稳定。
tRDWRDR(Timing of Read to Write Different Rank):这个参数的含义是读和写不同RANK的读到写时间(包括了所有DIMM)。参数范围1-6T。
tRDWRDD(Timing of Read to Write Different Rank,same DIMM):这个参数的含义是在同一内存条上读和写不同RANK的读到写时间。参数范围1-6T。
3-17-3、延迟配置:
tIOL:IOL=IO Latency,就是内存的IO延迟。
tRTL:RTL=Round Trip Latency,就是往返(双程)延迟。
CH1/CH2:通道1/通道2,双通道内存控制器支持2个通道。
D0/D1:DIMM0(内存插槽0)/DIMM1(内存槽1),一个通道支持2个内存槽。
R0/R1:Rank0/Rank1,Rank是内存条的位宽,64位位宽是1个Rank(Rank0),128位是2个Rank(Rank0和Rank1)。所以Rank也可以翻译成“排”,一个“排”是64位。
上面的延迟配置就是针对一个通道的一个DIMM槽的一个“排(Rank)”的IO延迟和RT延迟。
有关Rank(排)和Bank(库)的概念解释如下:
CPU与内存之间的数据接口位宽是64bit,也就意味着CPU在一个时钟周期内会向内存发送或从内存读取64bit的数据。可是,单个内存颗粒的位宽仅有4bit、8bit或16bit,个别也有32bit的。因此,必须把多个颗粒并联起来,组成一个位宽为64bit的数据集合,才可以和CPU互连。内存条生产商把64bit集合称为一个物理BANK(Physical BANK),简写为P-BANK。为了和逻辑BANK相区分,也经常把P-BANK称为RANK或Physical RANK,把L-BANK则简称为BANK。
如果每个内存颗粒的位宽是8bit,应该由8个颗粒并联起来,组成一个RANK(64bit);同理,如果颗粒的位宽是16bit,应该由4个颗粒组成一个Rank。
由此可知:Rank其实就是一组内存颗粒位宽的集合。具体说,当颗粒位宽×颗粒数=64bits时,这个内存条就是有一个Rank。
为了保证和CPU的沟通,一个内存条至少要有一个Rank。
内存条的“(面Side)”和“排Rank”
“面(Side)”是指内存条PCB的2个面,颗粒可以焊接在其中一面,或者二面。每一面可以焊接8颗颗粒。
“排Rank”是颗粒位宽的集合,一个Rank是64位位宽。
所以“(面Side)”和“排Rank”是2个不同的概念。
内存条的面(Side)和排(Rank)有什么关系?
下面是常见内存条的结构
从上表可以看到,双面内存一般是2Rank,单面的有1Rank,也有2Rank,2Rank的是8颗16位宽的颗粒。
3-18、DRAM Training Configuration(DRAM训练配置)
这是一个二级菜单,回车后进入子菜单。子菜单有26项DRAM训练设置。这些项目的设置都是3个选项自动/禁止/允许,默认是自动。如果随意改变这些项目的设置,可能导致系统不稳定或者不能开机,出现这种情况要通过跳线(或按钮)清CMOS恢复默认设置。
这26项就不做详细的说明了。
3-19、Memory Fast Boot(内存快速启动)
开启/关闭内存每次启动的初始化和训练。设置项有:
[Auto] 依据BIOS自动配置。
[Enabled] 内存将完成第一次初始化和第一次训练,之后按系统启动时序启动就不再初始化和训练。
[Disabled] 每次启动都初始化和训练。